An arrangement (6) for encrypting/decrypting data includes a random access
memory (12) for holding the data and a processor (10) for processing the
data. The processor includes a memory map including a first portion (12.0)
mapped onto the random access memory and a second portion (12.1). The
processor further includes control means (18, 34, 26) coupled to receive
all instruction to write data to an address in the second portion of the
memory map and in response thereto to write the data in a predetermined
permuted form to an associated address in the random access memory. The
data read from said associated address in the random access memory is an
encrypted/decrypted version of the data written to said address in the
second portion of the memory map.
Una disposizione (6) per i dati di encrypting/decrypting include una memoria di accesso casuale (12) per la tenuta i dati e un processor (10) per l'elaborazione dei dati. Il processor include un programma di memoria compreso una prima parte (12.0) tracciata sulla memoria di accesso casuale e una seconda parte (12.1). Il processor ulteriore include i mezzi di controllo (18, 34, 26) coppia per ricevere tutta l'istruzione per redigere i dati ad un indirizzo nella seconda parte del programma di memoria e nella risposta a ciò per redigere i dati in una forma permutata predeterminata ad un indirizzo collegato nella memoria di accesso casuale. I dati colti dall'indirizzo collegato detto nella memoria di accesso casuale sono una versione di encrypted/decrypted dei dati redatti all'indirizzo detto nella seconda parte del programma di memoria.
