Process for manufacturing a dual charge storage location memory cell

   
   

A process for manufacturing a dual charge storage location electrically programmable memory cell that includes the steps of forming a central insulated gate over a semiconductor substrate; forming physically separated charge-confining layers stack portions of a dielectric-charge trapping material-dielectric layers stack at the sides of the central gate, the charge trapping material layer in each charge-confining layers stack portion forming a charge storage element; forming side control gates over each of the charge-confining layers stack portions; forming memory cell source/drain regions laterally to the side control gates; and electrically connecting the side control gates to the central gate. Each of the charge-confining layers stack portions at the sides of the central gate is formed with an "L" shape, with a base charge-confining layers stack portion lying on the substrate surface and an upright charge-confining layers stack portion lying against a respective side of the insulated gate.

Un procedimento per la produzione della cellula di memoria programmabile doppia di posizione di immagazzinaggio della carica elettricamente che include i punti di formare un cancello isolato centrale sopra un substrato a semiconduttore; formando la pila diconfine fisicamente separata di strati le parti dell'dielettrico-caricano la pila di strati del materiale-dielettrico dell'intrappolamento sui lati del cancello centrale, lo strato materiale dell'intrappolamento della carica in ogni parte diconfine della pila di strati che forma un elemento di immagazzinaggio della carica; formando l'eccedenza laterale ciascuno dei cancelli di controllo degli strati diconfine impili le parti; formando le regioni delle cellule di memoria source/drain lateralmente ai cancelli laterali di controllo; ed elettricamente collegando i cancelli di controllo del lato al cancello centrale. Ciascuna delle parti diconfine della pila di strati sui lati del cancello centrale รจ formata con "una L" figura, con una parte diconfine bassa della pila di strati che si trova sulla superficie del substrato e gli strati diconfine dritti impilano la parte che si trova contro un lato rispettivo del cancello isolato.

 
Web www.patentalert.com

< Capacitor in semiconductor device and method for fabricating the same

< Stiction alleviation using passivation layer patterning

> Package-ready light-sensitive integrated circuit and method for its preparation

> Zero Threshold Voltage pFET and method of making same

~ 00147