Inverted staggered thin film transistor with etch stop layer and method of making same

   
   

A semiconductor device contains a word line, a charge storage region located above the word line, an active layer located above the charge storage region, a patterned etch stop layer located above a first portion of the active layer, and bit lines located over a portion of the etch stop layer and over second portions of the active layer.

Ein Halbleiterelement enthält eine Wortlinie, eine Aufladung Speicherregion, die über der Wortlinie gelegen sind, eine aktive Schicht, die über der Aufladung Speicherregion gelegen sind, eine patterned Ätzungendschicht, die über einem ersten Teil der aktiven Schicht gelegen ist, und biß die Linien, die über einem Teil der Ätzungendschicht und zweiten Teilen des Überschusses der aktiven Schicht gelegen sind.

 
Web www.patentalert.com

< Method for shallow trench isolation and shallow trench isolation structure

< Bump pad design for flip chip bumping

> Bonded substrate for an integrated circuit containing a planar intrinsic gettering zone

> Zero Threshold Voltage pFET and method of making same

~ 00147