Shared resource manager for multiprocessor computer system

   
   

A shared resource manager circuit for use in conjunction with multiple processors to manage allocation and deallocation of a shared resource. The shared resource manager allocates and deallocates software resources for utilization by the processors in response to allocation and deallocation requests by the processors. The shared resource manager may include a bus arbitrator as required in a particular application for interfacing with a system bus coupled to the processors to provide mutual exclusion in access to the shared resource manager among the multiple processors. The shared resource manager may manage a memory block (FIFO queue) with multiple resource control blocks. A system may advantageously apply a plurality of shared resource managers coupled to a plurality of processors via a common interface bus. Each shared resource manager device may then be associated with management of one particular shared resource.

Een gedeelde kring van de middelmanager voor gebruik samen met veelvoudige bewerkers om toewijzing en losmaking van een gedeeld middel te beheren. De gedeelde middelmanager wijst en deallocates softwaremiddelen voor gebruik door de bewerkers in antwoord op toewijzing en losmakingsverzoeken toe door de bewerkers. De gedeelde middelmanager kan een busscheidsrechter in een bepaalde toepassing zoals gevraagd omvatten voor omzetting met een systeembus die aan de bewerkers wordt gekoppeld wederzijdse uitsluiting in toegang tot de gedeelde middelmanager onder de veelvoudige bewerkers te verstrekken. De gedeelde middelmanager kan een geheugenblok (rij FIFO) met de veelvoudige blokken van de middelcontrole beheren. Een systeem kan een meerderheid van gedeelde middelmanagers voordelig toepassen die aan een meerderheid van bewerkers via een gemeenschappelijke interfacebus wordt gekoppeld. Elk gedeeld apparaat van de middelmanager kan dan met beheer van één bijzonder gedeeld middel worden geassocieerd.

 
Web www.patentalert.com

< Data integrity verification mechanism

< Method and apparatus for producing a circuit description of a design

> Establishment of voltage of a terminal at a voltage level in response to validating the indication of the voltage to be supplied to the terminal

> Method and apparatus for enhancing correction power of reverse order error correction codes

~ 00146