DMA mechanism for high-speed packet bus

   
   

A DMA (Direct Memory Access) mechanism is provided that may be of improved performance in particular in connection with high-speed packet buses. A transmit DMA engine for outputting read requests for a memory interface and receiving requested data from the memory interface, comprises a data transfer initiating unit for outputting first address data identifying a first memory range. Further, a boundary alignment unit is provided for generating second address data using the first address data, where the second address data identifies a second memory range that differs from the first memory range in at least one boundary. Further a corresponding boundary alignment may be done in a receive DMA engine. The DMA mechanism may be performed in a USB-2 host controller that has HyperTransport capabilities.

Um mecanismo do acesso direto da memória (acesso de memória direta) é contanto que pode ser do desempenho melhorado no detalhe em relação às barras-ônibus de alta velocidade do pacote. Um motor do acesso direto da memória transmitir para outputting pedidos lidos para uma relação da memória e receber dados pedidos da relação da memória, compreende transferência de dados que inicía a unidade para outputting os primeiros dados do endereço que identificam uma primeira escala da memória. Mais mais, uma unidade do alinhamento de limite é fornecida gerando em segundo dados do endereço usando os primeiros dados do endereço, onde os segundos dados do endereço identificam uma segunda escala da memória que difira da primeira escala da memória ao menos em um limite. Mais mais um alinhamento de limite correspondente pode ser feito em um motor do acesso direto da memória da recepção. O mecanismo do acesso direto da memória pode ser executado em um controlador do anfitrião USB-2 que tenha potencialidades de HyperTransport.

 
Web www.patentalert.com

< Monitor for obtaining device state by intelligent sampling

< Delay correlation analysis and representation for vital complaint VHDL models

> Electronic equipment, and method for controlling state of physical layer circuit therefor

> Method and apparatus for device interface

~ 00145