Hierarchical test circuit structure for chips with multiple circuit blocks

   
   

A system and method for testing an integrated circuit having internal circuit blocks. Each of the internal circuit blocks may have its own test circuit block, referred to as a socket access port. The integrated circuit preferably includes a chip access port (e.g., an IEEE standard 1149.1 compliant test access port) connected to a set of boundary-scan cells, and connected in a hierarchical fashion to the lower-level test circuit blocks. Each of the lower-level test control circuit blocks preferably comprises a socket access port controller, and test operation is transferred downward and upwards within said hierarchical structure by communicating from a test control circuit block to the test control circuit block at the immediately higher or immediately lower level in the hierarchical structure. Each of the lower-level test control circuit blocks of the hierarchical test control network may be functionally identical. Further, each of the lower-level test control circuit blocks may be structurally identical. An existing boundary scan may be easily modified for use in the hierarchical structure by adding push instructions to send it to a lower-level test circuit block, and pop instructions to return control to the higher level test circuit block.

Ένα σύστημα και μια μέθοδος για ένα ολοκληρωμένο κύκλωμα που έχει τους εσωτερικούς φραγμούς κυκλωμάτων. Κάθε ένας από τους εσωτερικούς φραγμούς κυκλωμάτων μπορεί ο φραγμός κυκλωμάτων δοκιμής του, ένας λιμένας πρόσβασης υποδοχών. Το ολοκληρωμένο κύκλωμα περιλαμβάνει κατά προτίμηση έναν λιμένα πρόσβασης τσιπ (π.χ., ένας ieee τυποποιημένος 1149.1 υποχωρητικός λιμένας πρόσβασης δοκιμής) που συνδέεται με ένα σύνολο κυττάρων όριο-ανίχνευσης, και που συνδέεται σε μια ιεραρχική μόδα με τους φραγμούς κυκλωμάτων χαμηλότερης δοκιμής. Κάθε ένας από τους φραγμούς κυκλωμάτων ελέγχου χαμηλότερης δοκιμής περιλαμβάνει κατά προτίμηση έναν ελεγκτή λιμένων πρόσβασης υποδοχών, και η λειτουργία δοκιμής μεταφέρεται προς τα κάτω και προς τα πάνω μέσα στην εν λόγω ιεραρχική δομή με την επικοινωνία από έναν φραγμό κυκλωμάτων ελέγχου δοκιμής με το φραγμό κυκλωμάτων ελέγχου δοκιμής στο αμέσως πιό υψηλό ή αμέσως χαμηλότερο επίπεδο στην ιεραρχική δομή. Κάθε ένας από τους φραγμούς κυκλωμάτων ελέγχου χαμηλότερης δοκιμής του ιεραρχικού δικτύου ελέγχου δοκιμής μπορεί να είναι λειτουργικά ίδιος. Περαιτέρω, κάθε ένας από τους φραγμούς κυκλωμάτων ελέγχου χαμηλότερης δοκιμής μπορεί να είναι δομικά ίδιος. Μια υπάρχουσα ανίχνευση ορίου μπορεί να τροποποιηθεί εύκολα για τη χρήση στην ιεραρχική δομή με την προσθήκη των οδηγιών ώθησης για να το στείλει σε έναν φραγμό κυκλωμάτων χαμηλότερης δοκιμής, και τις λαϊκές οδηγίες για να επιστρέψει τον έλεγχο στο φραγμό κυκλωμάτων δοκιμής πιό υψηλού επιπέδου.

 
Web www.patentalert.com

< System level applications of adaptive computing (SLAAC) technology

< Nucleic acid molecules encoding human secreted hemopexin-related proteins

> Storage system with LUN virtualization

> Communication system having wireless devices supporting ad hoc connections independent of the protocol version

~ 00142