Method of forming an electroless nucleation layer on a via bottom

   
   

A method of fabricating an integrated circuit can include performing a reactive ion etch (RIE) to form a via aperture in a dielectric layer where the via aperture exposes a portion of a conductive layer located under the dielectric layer, removing polymer residue from the RIE, and forming a nucleation layer over the exposed portion of the conductive layer using an alloy. The nucleation layer can be formed in an electroless process and can improve electromigration reliability, reduce via resistance, eliminate via corrosion, and eliminate copper resputtering on dielectric sidewalls.

Метод изготовлять интегрированную цепь может включить выполнять реактивный etch иона (RIE) для того чтобы сформировать а через апертуру в диэлектрическом слое где через апертуру подвергает действию часть проводного слоя расположенного под диэлектрическим слоем, извлекая выпарку полимера от RIE, и формируя слой нуклеации над, котор подвергли действию частью проводного слоя использующ сплав. Слой нуклеации можно сформировать в electroless процессе и может улучшить надежность электромиграции, уменьшить через сопротивление, исключить через корозию, и исключить медный resputtering на диэлектрических стенках.

 
Web www.patentalert.com

< Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape

< Damascene capacitor formed in metal interconnection layer

> Conformal thin films over textured capacitor electrodes

> Method for fabricating a semiconductor structure including a metal oxide interface with silicon

~ 00142