According to the invention, a processing core that includes a first source
register, a second source register, a multiplexer, a destination register,
and an operand processor is disclosed. The first source register includes
a plurality of source fields. The second source register includes a number
of result field select values and a number of operation fields. The
multiplexer is coupled to at least one of the source fields. Included in
the destination register is a plurality of result fields. The operand
processor and multiplexer operate upon at least one of the source fields.
Secondo l'invenzione, un nucleo d'elaborazione che include un primo registro di fonte, un registro di seconda fonte, un multiplexor, un registro di destinazione e un processor di operando è rilevato. Il primo registro di fonte include una pluralità di campi di fonte. Il registro di seconda fonte include un certo numero di valori prescelti del campo di risultato ed un certo numero di campi di funzionamento. Il multiplexor è accoppiato almeno ad uno dei campi di fonte. È inclusa nel registro di destinazione una pluralità di campi di risultato. Il processor ed il multiplexor di operando funzionano almeno su uno dei campi di fonte.
