An improved system and method is disclosed for performing a design rule
check on a proposed integrated circuit (IC) layout, and for creating
customized design rule check command files. The individual layers of the
IC (a system on chip--SOC) are separated into different regions having
different kinds of features (i.e., memory or logic). Each different type
of region is then analyzed in accordance with the customized design rule
command file so that so-called "false errors" are eliminated. The
invention thus improves, among other things, a development time for
getting a design implemented in silicon.
Un système et une méthode améliorés est révélé pour exécuter un contrôle de règle de conception sur une disposition proposée de circuit intégré (IC), et pour créer les fichiers de commande adaptés aux besoins du client de contrôle de règle de conception. Les différentes couches de l'IC (un système sur morceau -- SOC) sont séparées dans différentes régions ayant différents genres de dispositifs (c.-à-d., mémoire ou logique). Chaque type différent de région est alors analysé selon le fichier de commande adapté aux besoins du client de règle de conception de sorte qu'on élimine de prétendues "erreurs fausses". L'invention s'améliore ainsi, entre autres, un temps d'élaboration pour obtenir une conception mise en application en silicium.
