A can test interface system and method provides an interface between
upstream scan test devices and downstream scan test devices. In one
embodiment, the present invention utilizes a scan test interface
comprising a scan interface chip (SIC) that facilitates a flexibly
programmable system level scan test architecture. The SIC includes a scan
test interface register, a system interface, a scan test interface
controller, a board interface and a selection circuit.
A puede probar el sistema de interfaz y el método proporciona un interfaz entre los dispositivos por aguas arriba de la prueba de la exploración y los dispositivos enes sentido descendiente de la prueba de la exploración. En una encarnación, la actual invención utiliza un interfaz de la prueba de la exploración que abarca una viruta del interfaz de la exploración (SIC) que facilite una arquitectura fexiblemente programable de la prueba de la exploración del nivel de sistema. El SIC incluye un registro del interfaz de la prueba de la exploración, un interfaz de sistema, un regulador del interfaz de la prueba de la exploración, un interfaz del tablero y un circuito de selección.
