SOI based bipolar transistor having a majority carrier accumulation layer as subcollector

   
   

An electronic circuit comprises a bipolar transistor that includes a conductive back electrode, an insulator layer over the conductive back electrode and a semiconductor layer of either an n-type or p-type material over the insulator layer. The semiconductor layer includes a doped region, used as the collector and a heavily doped region, bordering the doped region, used as a reachthrough between the insulator layer and the collector contact electrode. A majority-carrier accumulation layer is induced adjacent to the insulator in the doped region of the collector by the application of a bias voltage to the back electrode.

Ένα ηλεκτρονικό κύκλωμα περιλαμβάνει μια διπολική κρυσταλλολυχνία που περιλαμβάνει ένα αγώγιμο πίσω ηλεκτρόδιο, ένα στρώμα μονωτών πέρα από το αγώγιμο πίσω ηλεκτρόδιο και ένα στρώμα ημιαγωγών είτε ενός υλικού ν-τύπων είτε π-τύπων πέρα από το στρώμα μονωτών. Το στρώμα ημιαγωγών περιλαμβάνει μια ναρκωμένη περιοχή, που χρησιμοποιείται ως συλλέκτης και βαριά ναρκωμένη περιοχή, που οριοθετούν τη ναρκωμένη περιοχή, που χρησιμοποιείται ως reachthrough μεταξύ του στρώματος μονωτών και του ηλεκτροδίου επαφών συλλεκτών. Ένα στρώμα συσσώρευσης πλειοψηφία-μεταφορέων προκαλείται δίπλα στο μονωτή στη ναρκωμένη περιοχή του συλλέκτη από την εφαρμογή μιας προκατειλημμένης τάσης στο πίσω ηλεκτρόδιο.

 
Web www.patentalert.com

< Method and apparatus for improved performance of flash memory cell devices

< Methods for forming wordlines, transistor gates, and conductive interconnects, and wordline, transistor gate, and conductive interconnect structures

> MOSFET with graded gate oxide layer

> Integrated circuit with a reduced risk of punch-through between buried layers, and fabrication process

~ 00141