The present invention discloses methods and systems of accomplishing
I/O-based redundancy for a memory device that includes two-bit memory
cells. The memory device includes a core two-bit memory cell array and a
redundant two-bit memory cell array. The configuration of the core two-bit
memory cell array is non-uniform such that the two-bit memory cells
therein are not arranged in a sequential order. Due to the non-uniform
configuration, I/O based redundancy is accomplished by decoding the
addresses with a redundant Y-decoder circuit and translating the addresses
using an address translation circuit. The translated addresses identify
the location of the two-bit memory cells within the non-uniform core
two-bit memory cell array. The decoding of the addresses configures the
redundant two-bit memory cell array to provide a configuration that
matches the two-bit memory cells in the location identified by the
translated address.
Присытствыющий вымысел показывает методы и системы выполнения дублирования I/O-based для приспособления памяти вклюает ячейкы памяти 2-bita. Приспособление памяти вклюает блок ячейкы памяти 2-bita сердечника и резервный блок ячейкы памяти 2-bita. Конфигурация блока ячейкы памяти 2-bita сердечника non-uniform такие что ячейкы памяти 2-bita в этом не аранжированы в последовательном заказе. Должно к non-uniform конфигурации, I/O основанное дублирование выполнено путем расшифровывать адресы с резервной цепью Ы-dewifratora и переводить адресы использующ цепь перевода адреса. Переведенные адресы определяют расположение ячейкы памяти 2-bita в пределах non-uniform блока ячейкы памяти 2-bita сердечника. Расшифровывать адресов устанавливает резервный блок ячейкы памяти 2-bita для того чтобы обеспечить конфигурацию сопрягает ячейкы памяти 2-bita в положении определенном переведенным адресом.
