Method of evaluating semiconductor integrated circuit to be designed in consideration of standby DC leakage current

   
   

First, circuit simulation programs are executed based on electric information of a schematic of a semiconductor integrated circuit. Then, LVS (layout versus schematic) programs are executed using the electric information of the schematic and physical layout information corresponding to the schematic. The semiconductor integrated circuit is therefore evaluated by processing circuit design value information obtained from the circuit simulation programs and layout information obtained by execution of the LVS programs.

Zuerst werden Schaltungssimulation Programme gründeten auf elektrischen Informationen eines Diagramms einer Halbleiterintegrierten Schaltung durchgeführt. Dann LVS (Plan gegen Diagramm) werden Programme mit den elektrischen Informationen des Diagramms und den körperlichen Planinformationen, die dem Diagramm entsprechen durchgeführt. Die Halbleiterintegrierte Schaltung wird folglich durch die verarbeitenschaltungsentwurf-Wertinformationen ausgewertet, die von den Schaltungssimulation Programmen und von den Planinformationen eingeholt werden durch Durchführung der LVS Programme eingeholt werden.

 
Web www.patentalert.com

< Integrated circuit design flow with capacitive margin

< Apparatus and method for testing memory in a microprocessor

> System and method for testing high pin count electronic devices using a test board with test channels

> Process of restructuring logics in ICs for setup and hold time optimization

~ 00141