A debug system generates hardware elements from normally non-synthesizable
code elements for placement on an FPGA device for used in electronic
design automation (EDA). The FPGA device (Behavior Processor) operates to
execute in hardware code constructs previously executed in software. When
some condition is satisfied (e.g. If . . . then . . . else loop) requiring
intervention, the Behavior Processor works with an Xtrigger device to send
a callback signal to the workstation for immediate response. A memory
block from a logic device is mapped to a memory device in a
re-configurable hardware unit using a memory mapping system including a
conductive connector driver, a memory block interface, and evaluation
logic in each logic device, the connector driver, the interface, and the
connector controller, the evaluation logic providing control signals used
to evaluate data in the hardware model and to control write/read memory
access between the logic device and the memory device via the driver and
interface.
Um sistema eliminar erros gera elementos da ferragem dos elementos de código normalmente non-synthesizable para a colocação em um dispositivo de FPGA para usado na automatização de projeto eletrônica (EDA). O dispositivo de FPGA (processador do comportamento) opera-se para executar nas construções do código da ferragem executadas previamente no software. Quando alguma circunstância for satisfeita (por exemplo se. . . então. . . o laço outro) que requer a intervenção, o processador do comportamento trabalha com um dispositivo de Xtrigger para emitir um sinal da rechamada à estação de trabalho para a resposta imediata. Um bloco da memória de um dispositivo de lógica é traçado a um dispositivo de memória em uma unidade re-re-configurable da ferragem usando um sistema traçando da memória including um excitador condutor do conector, uma relação do bloco da memória, e a lógica da avaliação em cada dispositivo de lógica, no excitador do conector, na relação, e no controlador do conector, a lógica da avaliação que fornece os sinais de controle usados avaliar dados no modelo da ferragem e controlar o acesso de memória de write/read entre o dispositivo de lógica e o dispositivo de memória através do excitador e a relação.
