Semiconductor storage device

   
   

A semiconductor memory device is provided which does not malfunction even when noise, generated inside or outside a chip, superimposes on an address. Power source noise is generated internally when a sense amplifier is activated (times t7 and t13) and during data output operations (time t14); in addition, system noise from outside is generated at certain times. By internally capturing an address "Address", which is input from the outside, at the rise (time t10) of a latch control signal LC, an input sensitivity control signal IC is made valid (times t6-t12) after an address skew period (times t1-t4), and sensitivity with respect to the address is reduced, canceling noise on the address. Furthermore, the latch control signal LC is lowered after a data output operation (time t17). Consequently, this cancellation of the latch state prevents the generation of an incorrect address transition detect signal ATD from the address appearing the noise.

Un dispositivo di memoria a semiconduttore è fornito che non funziona incorrettamente anche quando il rumore, generato all'interno di o fuori di un circuito integrato, sovrappone su un indirizzo. Il rumore di fonte di energia è generato internamente quando un amplificatore di senso è attivato (periodi t7 e t13) e durante i funzionamenti del emissione dei dati (tempo t14); in più, il rumore del sistema dalla parte esterna è generato a certi momenti. Internamente bloccando un indirizzo "indirizzo", che è immesso dalla parte esterna, all'aumento (tempo t10) di un segnale di controllo del fermo LC, un IC del segnale di controllo di sensibilità dell'input è reso valido (periodi t6-t12) dopo che un periodo di obliquità di indirizzo (periodi t1-t4) e la sensibilità riguardo all'indirizzo sia ridotto, annullanti il rumore sull'indirizzo. Ancora, il segnale di controllo del fermo LC è abbassato dopo un funzionamento del emissione dei dati (tempo t17). Di conseguenza, questo annullamento del fermo dichiara evita la generazione di una transizione errata di indirizzo rileva il segnale ATD dall'indirizzo che compare il rumore.

 
Web www.patentalert.com

< FIFO read interface protocol

< Controller for delay locked loop circuits

> Content addressable memory with configurable class-based storage partition

> Electromagnetic disturbance analysis method and apparatus and semiconductor device manufacturing method using the method

~ 00140