Semiconductor device having shallow trenches and method for manufacturing the same

   
   

The capacitance between the gate electrode film and the drain layer of semiconductor device is reduced while keeping the resistance low, with the withstand voltage of the gate insulating film also being maintained at a sufficient level. A trench 10 is formed with the bottom of the trench at a comparatively shallow position in an N-epitaxial layer 18. The thickness of a bottom surface part 16 of a gate electrode film 11 is formed so as to be thicker than other parts of the gate electrode film 11. Also, when a P type body layer 19 is formed, an interface between the P type body layer 19 and an N-epitaxial layer 18 is located at a deeper position than a bottom end of the gate electrode film 11.

La capacité entre le film d'électrode de porte et la couche de drain du dispositif de semi-conducteur est réduite tout en maintenant la résistance basse, avec la tension de tenue du film isolant de porte également étant maintenu à un niveau suffisant. Un fossé 10 est formé avec le fond du fossé à une position comparativement peu profonde dans une couche N-épitaxiale 18. L'épaisseur d'une partie 16 de fond d'un film 11 d'électrode de porte est formée afin d'être plus épaisse que d'autres parties du film 11 d'électrode de porte. En outre, quand un type la couche 19 de P de corps est formé, une interface entre le type la couche 19 de corps et une couche N-épitaxiale 18 de P est située à une position plus profonde qu'une extrémité inférieure du film 11 d'électrode de porte.

 
Web www.patentalert.com

< Magnetic memory unit and magnetic memory array

< Semiconductor integrated circuit device and a method of manufacture thereof

> Semiconductor device formed on an SOI structure with a stress-relief layer

> Semiconductor memory device having full depletion type logic transistors and partial depletion type memory transistors

~ 00140