Semiconductor integrated circuit device and manufacture method therefore

   
   

Elements in a triple-well MOS transistor are prevented from being destroyed due to an increase in current consumption or a thermal runaway of a parasitic bipolar transistor. A triple-well NMOS transistor comprising a P well area formed within an N well area and a MOSFET formed in the P well area, an impurity-diffused area having a lower impurity concentration than an N.sup.+ drain area is formed close to the N+ drain area, thereby restraining substrate current. The impurity concentration of the P well area is increased to reduce the current gain of a parasitic bipolar transistor. To further reduce the current gain, a punch-through stopper area may be formed. The impurity concentration of the impurity-diffused area is set to equal that of an N.sup.- LDD area 31 of a fine CMOS device integrated on the same substrate 1. These areas are formed during a single ion injection step.

Элементы в vtro1ne-nailucwim образом транзисторе mos предотвращены от быть разрушенные должными к увеличению в текущееа потребление или термально runaway паразитного двухполярного транзистора. Vtro1ne-nailucwim образом транзистор nmos состоя из зоны п хорошей сформировал внутри зона н хорошая и mosfet сформированные в зоне п хорошей, примес-otrajenno1 области имея более низкую концентрацию примеси чем зона стока N.sup.+ сформирована close to зона стока N+, таким образом задерживая течение субстрата. Концентрация примеси зоны п хорошей увеличена для уменьшения в настоящее время увеличения паразитного двухполярного транзистора. Более далее для того чтобы уменьшить в настоящее время увеличение, а пунш-cerez зону затвора может быть сформирован. Концентрация примеси примес-otrajenno1 области установлена к равному N.sup. - Зона 31 LDD точного приспособления cmos интегрировала на таком же субстрате 1. Эти области сформированы во время одиночного шага впрыски иона.

 
Web www.patentalert.com

< Method for fabricating a self-aligned bipolar transistor with planarizing layer and related structure

< High-k gate dielectric with uniform nitrogen profile and methods for making the same

> Fill pattern generation for spin-on glass and related self-planarization deposition

> Micromachined device having electrically isolated components and a method for making the same

~ 00139