System and method for input/output module virtualization and memory interleaving using cell map

   
   

A method of accessing a plurality of memories and a plurality of input/output modules includes providing at least one map table, including a plurality of entries. Each entry includes an entry type identifier and a plurality of entry items. A first logical address including a plurality of address bits is received. An entry in the at least one map table is identified based on a first set of the address bits. A type of the identified entry is determined based on the entry type identifier of the identified entry. An entry item in the identified entry is identified based on a second set of the address bits if the entry type identifier indicates an input/output type entry. An entry item in the identified entry is identified based on a third set of the address bits if the entry type identifier indicates a memory type entry.

Een methode om tot een meerderheid van geheugen en tot een meerderheid van input/outputmodules toegang te hebben omvat het verstrekken van minstens één kaartlijst, met inbegrip van een meerderheid van ingangen. Elke ingang omvat een ingangstype herkenningsteken en een meerderheid van ingangspunten. Een eerste logisch adres met inbegrip van een meerderheid van adresbeetjes wordt ontvangen. Een ingang in de minstens één kaartlijst wordt geïdentificeerd gebaseerd op een eerste reeks adresbeetjes. Een type van de geïdentificeerde ingang wordt bepaald gebaseerd op het ingangstype herkenningsteken van de geïdentificeerde ingang. Een ingangspunt in de geïdentificeerde ingang wordt geïdentificeerd gebaseerd op een tweede reeks adresbeetjes als het ingangstype herkenningsteken op een input/outputtype ingang wijst. Een ingangspunt in de geïdentificeerde ingang wordt geïdentificeerd gebaseerd op een derde reeks adresbeetjes als het ingangstype herkenningsteken op een geheugentype ingang wijst.

 
Web www.patentalert.com

< System and method for mapping bus addresses to memory locations utilizing access keys and checksums

< DDR-II driver impedance adjustment control algorithm and interface circuits

> Inter-signal proximity verification in an integrated circuit

> Robust delay metric for RC circuits

~ 00138