Decoupling capacitance estimation and insertion flow for ASIC designs

   
   

A method for estimating decoupling capacitance during an ASIC design flow is disclosed. The method includes precharacterizing a set of power grid structures to model their respective noise behaviors, and storing the respective noise behaviors as noise factors in a table. During the ASIC design flow for a current design that includes at least one of the precharacterized power grid structures, the corresponding noise factor from the table is used to calculate decoupling capacitance for the current design.

Een methode om het loskoppelen capacitieve weerstand tijdens een ASIC ontwerpstroom te schatten wordt onthuld. De methode omvat het precharacterizing van een reeks structuren van het machtsnet om hun respectief lawaaigedrag te modelleren, en het opslaan van het respectieve lawaaigedrag als lawaaifactoren in een lijst. Tijdens de ASIC ontwerpstroom voor een huidig ontwerp dat precharacterized minstens omvat één van de structuren van het machtsnet, wordt de overeenkomstige lawaaifactor van de lijst gebruikt om het loskoppelen van capacitieve weerstand voor het huidige ontwerp te berekenen.

 
Web www.patentalert.com

< Distributed computer network which spawns inter-node parallel processes based on resource availability

< Anticipatory optimization with composite folding

> Intrusion detection for object security

> Coordination system

~ 00138