Process for layout of memory matrices in integrated circuits

   
   

A memory module is formed on an integrated circuit by arranging memory cells in columns, and routing signal wires from module pins at an edge of the module to respective memory cells. The module pins are optimally positioned relative to the memory cells, and routing wires extend from the pins along routing lines to the cells. Buffer channels are defined between memory cells and orthogonal to the columns, and buffers are selectively inserted into the routing wires in the buffer channels by placing a plurality of buffers in each buffer channel. Signal wires to be buffered at a buffer channel are identified, and the signal wires are routed through each buffer channel so that (i) a signal wire to be buffered is re-routed to an input and output of a buffer, and (ii) all other signal wires are routed along their respective routing lines.

Um módulo da memória é dado forma em um circuito integrado arranjando pilhas de memória nas colunas, e distribuindo fios de sinal dos pinos do módulo em uma borda do módulo às pilhas de memória respectivas. Os pinos do módulo são posicionados optimally relativo às pilhas de memória, e os fios do roteamento estendem dos pinos ao longo das linhas do roteamento às pilhas. As canaletas do amortecedor são definidas entre pilhas de memória e orthogonal às colunas, e os amortecedores são introduzidos seletivamente nos fios do roteamento nas canaletas do amortecedor colocando um plurality dos amortecedores em cada canaleta do amortecedor. Os fios de sinal a ser protegidos em uma canaleta do amortecedor são identificados, e os fios de sinal são distribuídos através de cada canaleta do amortecedor de modo que (i) um fio de sinal a ser protegido seja redistribuído a uma entrada e a uma saída de um amortecedor, e (ii) todos fios de sinal restantes são distribuídos ao longo de suas linhas respectivas do roteamento.

 
Web www.patentalert.com

< Electronic device and its repairing method

< Method of characterizing an electronic device having unbalanced ground currents

> Depopulated programmable logic array

> Block based design methodology

~ 00138