Semiconductor package

   
   

A semiconductor package provided with an interconnection layer including an interconnection pattern and pad formed on an insulating substrate or insulating layer, a protective layer covering the interconnection layer except at the portion of the pad and the insulating substrate or insulating layer, and an external connection terminal bonded with the pad exposed from the protective layer, the pad to which the external connection terminal is bonded being comprised of a plurality of pad segments, sufficient space being opened for passing an interconnection between pad segments, and the pad segments being comprised of at least one pad segment connected to an interconnection and other pad segments not connected to interconnections.

Пакет полупроводника обеспечил с слоем соединения включая сформированные картину и пусковую площадку соединения на изолируя субстрате или изолируя слое, защитном слое покрывая слой соединения за исключением на части пусковой площадки и изолируя субстрата или изолируя слое, и стержень внешнего соединения скрепил при пусковая площадка, котор подвергли действию от защитного слоя, пусковая площадка к которой стержень внешнего соединения скреплено состояться из множественности этапов пусковой площадки, достаточно космос будучи раскрыванной для проходить соединение между этапами пусковой площадки, и этапами пусковой площадки будучи ой по крайней мере одного этапа пусковой площадки подключенного к соединению и другими этапами пусковой площадки подключенными к соединениям.

 
Web www.patentalert.com

< Patterning layers comprised of spin-on ceramic films

< Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board

> Off-chip inductor

> Process-robust alignment mark structure for semiconductor wafers

~ 00137