Method for testing integrated logic circuits

   
   

A method of testing a circuit having multiple elements is disclosed. A plurality of faults representing the elements of the circuit for testing said circuit is created. The faults are grouped based on common attributes of the faults. A test pattern for each group of faults is created. Finally, the circuit is tested using test patterns for each group of faults.

Un metodo di verificare un circuito che ha elementi multipli è rilevato. Una pluralità di difetti che rappresentano gli elementi del circuito per il circuito detto difficile è generata. I difetti sono raggruppati hanno basato sugli attributi comuni dei difetti. Un modello di prova per ogni gruppo dei difetti è generato. Per concludere, il circuito è esaminato usando i modelli di prova per ogni gruppo dei difetti.

 
Web www.patentalert.com

< System and method for using a standard composition environment as the composition space for video image editing

< System and method for setting new values for configuration parameters on a device

> Redundant via rule check in a multi-wide object class design layout

> Resistance and capacitance estimation

~ 00137