A PLL circuit functioning as a clock recovery circuit in a tape recording
and playback apparatus employing the PRML method has a level determining
circuit for detecting that head output level (signal level) is at or lower
than a certain level during track crossing for a high-speed search, and
effects a hold on a loop filter according to a level determination output
to thereby hold PLL operation, whereby the PLL behavior is not disturbed
by a noise component occurring during track crossing. Thus, it is possible
to stabilize search operation and increase the design margin.
Un circuito de PLL que funciona como un circuito de la recuperación de reloj en un aparato de la grabación y del aparato de lectura de cinta que emplea el método de PRML tiene un nivel el determinar del circuito para detectar que el nivel principal de la salida (señal llana) está en o más bajo que cierto nivel durante la travesía de la pista para una búsqueda de alta velocidad, y efectúa un asimiento en un filtro de lazo según una salida de la determinación del nivel de tal modo para celebrar la operación de PLL, por el que el comportamiento de PLL no sea disturbado por un componente del ruido que ocurre durante la travesía de la pista. Así, es posible estabilizar la operación de búsqueda y aumentar el margen del diseño.
