A CMOS process for double vertical channel thin film transistor (DVC TFT).
This process fabricates a CMOS with a double vertical channel (DVC)
structure and defines the channel without an additional mask. The DVC
structure of the CMOS side steps the photolithography limitation because
the deep-submicrometer channel length is determined by the thickness of
gate, thereby decreasing the channel length of the CMOS substantially.
Een CMOS proces voor de dubbele verticale transistor van de kanaal dunne film (DVC TFT). Dit proces vervaardigt CMOS met een dubbele verticale kanaal (DVC) structuur en bepaalt het kanaal zonder een extra masker. De structuur DVC van de CMOS zijstappen de fotolithografiebeperking omdat de lengte van het diep-submicrometerkanaal door de dikte van poort wordt bepaald, daardoor wezenlijk verminderend de kanaallengte van CMOS.
