Semiconductor photodetector device and manufacturing method thereof

   
   

Reducing a dark current in a semiconductor photodetector provided with a second mesa including an regrown layer around a first mesa. An n-type buffer layer, a n-type multiplication layer, a p-type field control layer, a p-type absorption layer, a cap layer made of p-type InAlAs crystal, and a p-type contact layer 107 are made to grow on a main surface of a n-type substrate. Thereafter the p-type contact layer, the p-type cap layer, the p-type absorption layer and the p-type field control layer are patterned to form a first mesa. Next, after making a p-type regrown layer selectively grow around the first mesa or by forming a groove in the regrow layer located in a vicinity of the p-type cap type during a step of the selective growth, the p-type cap layer containing Al and the regrow layer are separated owing to the groove such that no current path is formed between both layers.

Μειώνοντας ένα σκοτεινό ρεύμα σε έναν φωτοανιχνευτή ημιαγωγών που παρέχεται ένα δεύτερο mesa συμπεριλαμβανομένου ενός στρώματος regrown γύρω από ένα πρώτο mesa. Ένα στρώμα απομονωτών ν-τύπων, ένα στρώμα πολλαπλασιασμού ν-τύπων, ένα στρώμα ελέγχου τομέων π-τύπων, ένα στρώμα απορρόφησης π-τύπων, ένα στρώμα ΚΑΠ φιαγμένα από κρύσταλλο π-τύπων InAlAs, και ένα στρώμα 107 επαφών π-τύπων γίνονται για να αυξηθούν σε μια κύρια επιφάνεια ενός υποστρώματος ν-τύπων. Έκτοτε το στρώμα επαφών π-τύπων, το στρώμα π-τύπων ΚΑΠ, το στρώμα απορρόφησης π-τύπων και το στρώμα ελέγχου τομέων π-τύπων είναι διαμορφωμένα για να διαμορφώσουν ένα πρώτο mesa. Έπειτα, μετά από να κάνει ένα στρώμα π-τύπων regrown αυξηθείτε επιλεκτικά γύρω από το πρώτο mesa ή με τη διαμόρφωση ενός αυλακιού στο στρώμα regrow που βρίσκεται σε μια εγγύτητα του τύπου π-τύπων ΚΑΠ κατά τη διάρκεια ενός βήματος της εκλεκτικής αύξησης, το στρώμα π-τύπων ΚΑΠ που περιέχουν το Al και το στρώμα regrow είναι χωρισμένα εξ αιτίας του αυλακιού έτσι ώστε καμία τρέχουσα πορεία δεν διαμορφώνεται και μεταξύ των δύο στρωμάτων.

 
Web www.patentalert.com

< Semiconductor integrated circuitry and method for manufacturing the circuitry

< High-voltage transistor with multi-layer conduction region

> Push-pull configurations for semiconductor device having a PN-Junction with a photosensitive region

> Method of fabricating a polysilicon capacitor utilizing fet and bipolar base polysilicon layers

~ 00137