System and method for debugging a run-time reconfigurable processing
arrangement. The processing arrangement includes a host process that hosts
a run-time reconfiguration application program and a programmable logic
device (PLD). The run-time reconfiguration program specifies a circuit
design with references to core generators in a library, generates
configuration data that implements the circuit design on the PLD, and
configures the PLD with the configuration data. One of the core generators
generates a breakpoint circuit that steps the PLD for a selected number of
clock cycles. When the PLD is activated, the breakpoint circuit steps the
PLD, and state information of one or more selected elements of the PLD is
analyzed after stepping the PLD. Depending on the analysis, the breakpoint
core generator is re-parameterized and the PLD reconfigured with a new
breakpoint circuit to continue debugging.
Sistema e metodo per mettere a punto una disposizione d'elaborazione reconfigurable run-time. La disposizione d'elaborazione include un processo ospite che ospita un programma di applicazione run-time di riconfigurazione e un dispositivo di logica programmabile (PLD). Il programma run-time di riconfigurazione specifica un disegno di circuito con i riferimenti ai generatori di nucleo in una biblioteca, genera i dati di configurazione che effettuano il disegno di circuito sul PLD e configura il PLD con i dati di configurazione. Uno dei generatori di nucleo genera un circuito di scaglione di fatturazione che fa un passo il PLD per un numero selezionato di cicli di orologio. Quando il PLD è attivato, i punti del circuito di scaglione di fatturazione il PLD e dichiarano le informazioni di uno o più elementi selezionati del PLD è analizzato dopo avere fatto un passo il PLD. Secondo l'analisi, il generatore di nucleo di scaglione di fatturazione re-è parametrizzato ed il PLD è modificato con un nuovo circuito di scaglione di fatturazione per continuare a mettere a punto.
