The present invention relates to a method of manufacturing a nano
transistor. The present invention manufactures the nano transistor without
changing a conventional method of forming the nano transistor formed on a
SOI substrate. Further, the present invention includes forming a N well
and a P well at giving regions of an underlying silicon substrate so that
a given voltage can be individually applied to a NMOS transistor and a
PMOS transistor. Therefore, the present invention can control the
threshold voltage to prevent an increase of the leakage current.
Η παρούσα εφεύρεση αφορά μια μέθοδο μια νανο κρυσταλλολυχνία. Η παρούσα εφεύρεση κατασκευάζει τη νανο κρυσταλλολυχνία χωρίς αλλαγή μιας συμβατικής μεθόδου τη νανο κρυσταλλολυχνία που διαμορφώνεται σε ένα υπόστρωμα SOI. Περαιτέρω, η παρούσα εφεύρεση περιλαμβάνει να διαμορφώσει ένα ν καλά και το A.P. καλά στο δόσιμο των περιοχών ενός ελλοχεύοντος υποστρώματος πυριτίου έτσι ώστε μια δεδομένη τάση μπορεί να εφαρμοστεί χωριστά σε μια nmos κρυσταλλολυχνία και μια pmos κρυσταλλολυχνία. Επομένως, η παρούσα εφεύρεση μπορεί να ελέγξει την τάση κατώτατων ορίων για να αποτρέψει μια αύξηση του ρεύματος διαρροής.
