Structure and method of high performance two layer ball grid array substrate

   
   

A high-performance, high I/O ball grid array substrate, designed for integrated circuit flip-chip assembly and having two patterned metal layers, comprising: an insulating layer having a first surface, a second surface and a plurality of vias filled with metal. Said first surface having one of said metal layers attached to provide electrical ground potential, and having a plurality of electrically insulated openings for outside electrical contacts. An outermost insulating film protecting the exposed surface of said ground layer, said film having a plurality of openings filled with metal suitable for solder ball attachment. Said second surface having the other of said metal layers attached, portions thereof being configured as a plurality of electrical signal lines, further portions as a plurality of first electrical power lines, and further portions as a plurality of second electrical power lines, selected signal and power lines being in contact with said vias. Said signal lines being distributed relative to said first power lines such that the inductive coupling between them reaches at least a minimum value, providing high mutual inductances and minimized effective self-inductance. Said signal lines further being electromagnetically coupled to said ground metal such that cross talk between signal lines is minimized. And an outermost insulating film protecting the exposed surfaces of said signal and power lines, said film having a plurality of openings filled with metal suitable for contacting selected signal and power lines and chip solder bumps.

Un substrato ad alto rendimento e alto di allineamento di griglia della sfera di I/O, progettato per il complessivo del lanci-circuito integrato del circuito integrato ed avere due strati modellati del metallo, contenendo: uno strato isolante che ha una prima superficie, una seconda superficie e una pluralità di vias si è riempito di metallo. Prima superficie detta che ha uno degli strati detti del metallo fissati per fornire potenziale al suolo elettrico ed avente una pluralità di aperture elettricamente isolate per i contatti elettrici della parte esterna. Una pellicola isolante esterna che protegge la superficie esposta dello strato al suolo detto, pellicola detta che ha una pluralità di aperture riempite di metallo adatto a collegamento della sfera della saldatura. La seconda superficie detta che ha l'altra degli strati detti del metallo fissati, delle parti di ciò che sono configurate come pluralità di segnali elettrici, di ulteriori parti come pluralità di prime linee di corrente elettrica e di ulteriori parti come pluralità di seconde linee di corrente elettrica, ha selezionato il segnale e le linee elettriche che sono in contatto con i vias detti. Segnali detti che sono distribuiti riguardante le prime linee elettriche dette tali che l'accoppiamento induttivo fra loro estensioni almeno un valore minimo, fornente le alte induttanze reciproche e self-inductance efficace minimizzato. I segnali detti avanzano elettromagneticamente la coppia a metallo a terra detto tali che il colloquio della traversa fra i segnali è minimizzato. E una pellicola isolante esterna che protegge le superfici esposte delle linee elettriche dette e del segnale, la pellicola detta che ha una pluralità di aperture riempite di metallo adatto a mettersi in contatto con le linee elettriche selezionate e del segnale e la saldatura del circuito integrato urta.

 
Web www.patentalert.com

< Semiconductor device, process for production thereof, and electronic equipment

< Semiconductor device and method of manufacturing the same

> Semiconductor device having opposed and connected semiconductor chips with lateral deviation confirming electrodes

> Semiconductor device

~ 00134