Method of designing power vias in an IC layout

   
   

An IC layout tool determines areas of an IC layout in which to provide power wire interconnection vias by first querying a "world" HV tree keeping track of power wires and other objects within the IC layout to determine areas of overlap between power wires residing on differing layers of the layout. The layout tool then creates a separate via HV tree identifying positions of "via boxes" residing on areas of each layer of the IC between overlapping power wires. The tool manipulates the data stored in the via HV tree to partition and merge adjacent via boxes residing on each layer as necessary to produce via boxes indicating positions of a set of unobstructed, rectangular areas of each layer of the layout in which vias may be placed to interconnect overlapping power wires. The IC layout tool then places vias in each rectangular area of each layer the via HV tree indicates is being occupied by via boxes.

Uma ferramenta da disposição do IC determina áreas de uma disposição do IC em que para fornecer o poder wire vias da interconexão primeiramente perguntando uma árvore da alta tensão do "mundo" que se mantem a par de fios do poder e de outros objetos dentro da disposição do IC para determinar áreas de sobreposição entre os fios do poder que residem em camadas diferindo da disposição. A ferramenta da disposição cría então um separado através da árvore da alta tensão que identifica posições "através das caixas" que residem em áreas de cada camada do IC entre fios sobrepondo do poder. A ferramenta manipula os dados armazenados no através da árvore da alta tensão para dividir e fundir adjacente através das caixas que residem em cada camada como necessário produzir através das caixas que indicam posições de um jogo de áreas desobstruídas, retangulares de cada camada da disposição em que os vias podem ser colocados para interconectar fios sobrepondo do poder. A ferramenta da disposição do IC coloca então vias em cada área retangular de cada camada através da árvore da alta tensão indica está sendo ocupada perto através das caixas.

 
Web www.patentalert.com

< Method and system for component compatibility verification

< Semiconductor device, and method and program for designing the same

> Signal routing in programmable logic devices

> Fast frame error checker for multiple byte digital data frames

~ 00134