An input data register for latching write data is arranged in a position
near a memory cell array of a memory core section. The input data register
is arranged on the upstream side of a data path used for writing data into
a memory cell. Write data input to a data pin which is arranged in the end
position on the downstream side is latched in the input data register via
a data input buffer, serial/parallel converting circuit and write data
line. Data latched in the input data register is written into a memory
cell via a DQ write driver, data line pair, I/O gate and bit line pair in
a next write cycle.
Um registo dos dados de entrada para trancar escreve dados é arranjado em uma posição perto de uma disposição de pilha da memória de uma seção do núcleo da memória. O registo dos dados de entrada é arranjado no lado rio acima de um trajeto de dados usado para dados da escrita em uma pilha de memória. Escreva a entrada de dados a um pino dos dados que seja arranjado na posição de fim no lado downstream seja trancado no registo dos dados de entrada através de um amortecedor da entrada de dados, circuito se convertendo de serial/parallel e escreva a linha de dados. Os dados trancaram no registo dos dados de entrada são escritos em uma pilha de memória através de um DQ escrevem o excitador, linha par dos dados, porta de I/O e a linha par do bocado em um seguinte escreve o ciclo.
