Testing regularly structured logic circuits in integrated circuit devices

   
   

The test generation software takes advantage of the regularity of the structure without introducing significant changes to the test pattern generation software or to the manufacturing test tools. In this manner, the number of test patterns, the pattern data volume, and the length of the scan chains used for testing the imbedded repetitive structures is substantially reduced. The imbedded repetitive structures are tested by structuring and connecting the scan chain segments of the repeated structures in a way that permits identical test stimuli to be loaded into each copy of the repeated structure. A multiple input signature register or other such equivalent data compressing means provide the necessary data compression for reducing the volume of the test results that can be observed during scan by the tester to detect the presence of any fault that was observed.

Le logiciel de génération d'essai tire profit de la régularité de la structure sans présenter les changements cruciaux au logiciel de génération de carte-test ou aux outils d'essai de fabrication. De cette manière, le nombre de cartes-test, le volume de données de modèle, et la longueur des chaînes de balayage utilisées pour examiner les structures réitérées incluses est sensiblement réduit. Les structures réitérées incluses sont examinées en structurant et en reliant les segments de chaîne de balayage des structures répétées d'une manière dont permet aux stimulus identiques d'essai d'être chargés dans chaque copie de la structure répétée. Un registre multiple de signature d'entrée ou d'autres tels moyens de compression de données équivalentes fournissent la compression de données nécessaire pour réduire le volume des résultats d'essai qui peuvent être observés pendant le balayage par l'appareil de contrôle pour détecter la présence de n'importe quel défaut qui a été observé.

 
Web www.patentalert.com

< Static binding of dynamically-dispatched calls in the presence of dynamic linking and loading

< Method for managing power consumption of multiple computer servers

> Priority coloring for VLSI designs

> Edge profiling for executable program code having branches through stub code segments

~ 00133