A memory interface controls read and write accesses to a memory device. The
memory device includes a level-one cache, level-two cache and storage cell
array. The memory interface includes a data request processor (DRP), a
memory control processor (MCP) and a block cleansing unit (BCU). The MCP
controls transfers between the storage cell array, the level-two cache and
the level-one cache. In response to a read request with associated read
clear indication, the DRP controls a read from a level-one cache block,
updates bits in a corresponding dirty tag, and sets a mode indicator of
the dirty tag to a the read clear mode. The modified dirty tag bits and
mode indicator are signals to the BCU that the level-one cache block
requires a source clear operation. The BCU commands the transfer of data
from a color fill block in the level-one cache to the level-two cache.
Os controles de uma relação da memória lêem e escrevem acessos a um dispositivo de memória. O dispositivo de memória inclui um esconderijo do nível-um, o esconderijo do nível-dois e a disposição de pilha do armazenamento. A relação da memória inclui um processador do pedido dos dados (DRP), um processador de controle da memória (MCP) e uma unidade cleansing do bloco (BCU). Transferências de controles do MCP entre a disposição de pilha do armazenamento, o esconderijo do nível-dois e o esconderijo do nível-um. Em resposta a um pedido lido com indicação desobstruída lida associada, o DRP controla lido de um bloco do esconderijo do nível-um, bocados dos updates em um Tag sujo correspondente, e ajusta um indicador da modalidade do Tag sujo ao a modalidade desobstruída lida. Os bocados do Tag e o indicador sujos modificados da modalidade são sinais ao BCU que o bloco do esconderijo do nível-um requer uma operação do espaço livre da fonte. O BCU comanda transferência dos dados de um bloco da suficiência de cor no esconderijo do nível-um ao esconderijo do nível-dois.
