Multi-layer Pt electrode for DRAM and FRAM with high K dielectric materials

   
   

A multi-layer electrode (246) and method of fabrication thereof in which a conductive region (244) is separated from a barrier layer (222) by a first conductive liner (240) and a second conductive liner (242). First conductive layer (240) comprises Pt, and second conductive liner (242) comprises a thin layer of conductive oxide. The multi-layer electrode (246) prevents oxygen diffusion through the top conductive region (244) and reduces material variation during electrode patterning.

Eine mehrschichtige Elektrode (246) und Methode der Herstellung davon in, welchem eine leitende Region (244) von einer Grenzschicht (222) durch eine erste leitende Zwischenlage (240) und eine zweite leitende Zwischenlage (242) getrennt wird. Erste leitende Schicht (240) enthält Pint und an zweiter Stelle leitende Zwischenlage (242) enthält eine Dünnschicht vom leitenden Oxid. Die mehrschichtige Elektrode (246) verhindert Sauerstoffdiffusion (Zerstäubung) durch die obere leitende Region (244) und verringert materielle Veränderung während Elektrode patterning.

 
Web www.patentalert.com

< Nonvolatile ferroelectric memory and method for driving the same

< Method for producing a magnetic tunnel contact and magnetic tunnel contact

> Integrated circuits with parallel self-testing

> Method and apparatus for producing duplex prints and image forming system using the same

~ 00133