A method and system for performing fault tolerant static timing analysis
for an electronic network. A composite timing graph is generated by making
K+1 copies of the zero-defect timing graph of the network, where K is a
predetermined maximum number of defects present on a path of the network,
and static timing analysis is performed on the composite timing graph.
Un método y un sistema para realizar el análisis estático tolerante de la sincronización de la avería para una red electrónica. Un gráfico compuesto de la sincronización es generado haciendo las copias K+1 del gráfico de la sincronización del cero-defecto de la red, donde está un número K máximo predeterminado de los defectos presentes en una trayectoria de la red, y el análisis estático de la sincronización se realiza en el gráfico compuesto de la sincronización.
