Transistor and method for fabricating the same

   
   

A transistor and a method for fabricating the same that involves a forming a device isolation oxide film semiconductor substrate, forming an opening in the device isolation oxide to open the substrate and define an active region, the junction between the oxide and the substrate having a rounded profile, and then forming a complex gate electrode structure in the active region. The preferred gate electrode structure comprises a gate oxide and a stacked conductor structure having a first and a second conductor, an optional hard mask layer formed on the second conductor, an oxide layer formed on the first conductor, and nitride spacers formed on the oxide layer on the sidewalls of the gate electrode. On either side of the gate electrode structure lightly doped drain (LDD) regions and source drain regions are then formed in the active region of the semiconductor substrate. The wafer is then planarized with one or more insulating films to condition the wafer for subsequent processing.

Ein Transistor und eine Methode für das Fabrizieren dasselbe, das eine Formung eines Vorrichtung Lokalisierung Oxidfilm-Halbleitersubstrates miteinbezieht und eine Öffnung in das Vorrichtung Lokalisierung Oxid bildet, um das Substrat zu öffnen und eine aktive Region, die Verzweigung zu definieren zwischen dem Oxid und dem Substrat, die ein gerundetes Profil haben, und eine komplizierte Gate-Elektrode Struktur in der aktiven Region dann bilden. Die bevorzugte Gate-Elektrode Struktur enthält ein Gatteroxid und eine Staplungsleiterstruktur, die ein erstes haben und ein zweiter Leiter, eine wahlweise freigestellte harte Schablone Schicht, die auf dem zweiten Leiter gebildet werden, eine Oxidschicht, die auf dem ersten Leiter gebildet werden, und die Nitriddistanzscheiben, die auf der Oxidschicht auf den Seitenwänden der Gate-Elektrode gebildet werden. Auf beiden Seiten von lackiertem Abfluß der Gate-Elektrode Struktur leicht (LDD) werden die Regionen und die Quellabflußregionen dann in der aktiven Region des Halbleitersubstrates gebildet. Die Oblate ist planarized dann mit einer oder mehr isolierende Filme, um die Oblate für die folgende Verarbeitung zu bedingen.

 
Web www.patentalert.com

< Split-gate flash memory structure and method of manufacture

< Non-volatile memory device having select transistor structure and SONOS cell structure and method for fabricating the device

> High mobility crystalline planes in double-gate CMOS technology

> Dynamic threshold voltage metal insulator field effect transistor

~ 00133