A semiconductor device having an increased intersection perimeter between
edge regions of a first conductor and portions of a second conductor is
disclosed. In one embodiment, the intersection perimeter is the region
where the perimeter of a gate structure overlaps an active area. The
intersection perimeter between the conductors directs the breakdown of the
dielectric material, increasing the likelihood that the programming event
will be successful. In at least one embodiment, the portion of a current
path that travels through a highly doped area is increased while the
portion that travels through a non-highly doped area is decreased. This
decreases post-program resistance, leading to better response time for the
device.
Un dispositivo de semiconductor que tiene un perímetro creciente de la intersección entre las regiones del borde de un primer conductor y las porciones de un segundo conductor se divulga. En una encarnación, el perímetro de la intersección es la región donde el perímetro de una estructura de la puerta traslapa un área activa. El perímetro de la intersección entre los conductores dirige la interrupción del material dieléctrico, aumentando la probabilidad que el acontecimiento de programación será acertado. Por lo menos de una encarnación, la porción de una trayectoria actual que viaje con un área altamente dopada se aumenta mientras que se disminuye la porción que viaja con un área non-highly dopada. Esto disminuye la resistencia del poste-programa, conduciendo a un tiempo de reacción mejor para el dispositivo.
