Memory access controller with response faking

   
   

A memory controller controls access to one or more memory units. The memory controller includes access control logic operable to receive a memory access request that references at least one memory address. It further includes a fake response record operable to record a fake response indication for an address for which a response is to be faked. The access control logic is operable on receipt of a memory access request to access the fake response record and to fake a response where a fake response indication for an address indicates that a response is to be faked. By providing such a faked response, an embodiment of the invention is able avoid multiple exceptions for the same memory location in a CPU. Also, by providing such a faked response, multiple bus errors for a memory location can also be avoided where a bus supports Direct Memory Access (DMA). The memory controller can be implemented in an integrated circuit. It can form part of a memory subsystem including the memory controller and at least one memory unit in an integrated circuit.

Um controlador da memória controla o acesso a um ou mais unidade da memória. O controlador da memória inclui a lógica de controle do acesso operável para receber um pedido de acesso de memória que referências ao menos um endereço de memória. Inclui mais mais um registro falsificado da resposta operável para gravar uma indicação falsificada da resposta para um endereço para que uma resposta deve faked. A lógica de controle do acesso é operável no recibo de um pedido de acesso de memória alcançar a resposta falsificada record e fake uma resposta onde uma indicação falsificada da resposta para um endereço indique que uma resposta deve faked. Fornecendo uma resposta tão faked, uma incorporação da invenção pode evita exceções múltiplas para a mesma posição de memória em um processador central. Também, fornecendo uma resposta tão faked, os erros de barra-ônibus múltiplos para uma posição de memória podem também ser evitados onde uma barra-ônibus suporta o acesso de memória direta (acesso direto da memória). O controlador da memória pode ser executado em um circuito integrado. Pode dar forma à parte de um subsistema da memória including o controlador da memória e ao menos uma unidade da memória em um circuito integrado.

 
Web www.patentalert.com

< System and method for customizing cached data

< Token-based linking

> Processor resource access control with response faking

> Method and system for optimizing systems with enhanced debugging information

~ 00132