A semiconductor memory includes a first decoder selecting any of modes 1-n
of a test mode B according to first to fourth data signals, and a second
decoder selecting any of modes 1-n of the test mode B according to fifth
to eighth data signals. When a predetermined mode m+1 is not set in a test
mode A, the mode selected by both the first and second decoders is set.
When the predetermined mode m+1 is set, the mode selected by the first
decoder is set. Therefore, the test mode B can be set at the manufacturer
side by connecting only four data input/output terminals to the tester.
Память полупроводника вклюает первый дешифратор выбирая любой из режимов 1-n испытательного режима б согласно сперва к четвертым сигналам данных, и второй дешифратор выбирая любой из режимов 1-n испытательного режима б согласно пятым к восьмым данным сигнализирует. Когда не будет установлен предопределенный режим m+1 в испытательном режиме а, режим выбрал и первым и вторые дешифраторы установлены. Когда предопределенный режим m+1 установлен, установлен режим выбранный первым дешифратором. Поэтому, испытательный режим б можно установить на сторону изготовления путем подключение только 4 стержней вход-выхода данных к тестеру.
