A computer system with an Intelligent Input/Output architecture having a
dynamic device blocking mechanism for hiding at least a portion of
peripheral devices. The computer system comprises at least one host
processor for executing a host operating system, the host processor
disposed on a host bus, an input/output (I/O) bus operably coupled to the
host bus via a host-to-bus bridge, and a plurality of peripheral devices
operably connected to the I/O bus for transferring data in I/O
transactions controlled by an IOP resource. A plurality of I/O bus signals
are supplied to the device blocking module for determining which bus
master owns the I/O bus in order to initiate a bus cycle. If the bus cycle
is about to be commenced on behalf of the host processor and its OS, an
enable signal associated with the selected peripheral device is negated
until the cycle is completed. If, on the other hand, the bus cycle is
initiated by the IOP, the enable signal is asserted for the duration of
the transaction, which signal, otherwise, remains in a negated state.
Um sistema computatorizado com uma arquitetura inteligente do input/Output que tem um dispositivo dinâmico obstruir o mecanismo para esconder ao menos uma parcela de dispositivos periféricos. O sistema computatorizado compreende ao menos um processador do anfitrião para executar um sistema operando-se do anfitrião, o processador do anfitrião disposto em uma barra-ônibus do anfitrião, em uma barra-ônibus do input/output (I/O) acoplada operably à barra-ônibus do anfitrião através de uma ponte da anfitrião-à-barra-ônibus, e em um plurality dos dispositivos periféricos conectados operably à barra-ônibus de I/O para transferir dados nas transações de I/O controladas por um recurso do processador de entrada/saída. Um plurality de sinais da barra-ônibus de I/O é fornecido ao dispositivo que obstrui o módulo para determinar que mestre da barra-ônibus possui a barra-ônibus de I/O a fim iniciar um ciclo da barra-ônibus. Se o ciclo da barra-ônibus estiver a ponto de ser começado em nome do processador do anfitrião e de seu OS, um sinal permitir associado com o dispositivo periférico selecionado está negado até que o ciclo esteja terminado. Se, na outra mão, o ciclo da barra-ônibus for iniciado pelo processador de entrada/saída, o sinal permitir está afirmado para a duração da transação, que sinalizam, se não, remains em um estado negado.
