Method for fabricating a MOSFET and reducing line width of gate structure

   
   

A method for fabricating a MOSFET is provided. The method comprises: providing a substrate, the substrate having a gate structure; forming a drain region and a source region in the substrate, the drain region and the source region being on two sides of the gate structure respectively; forming a metal suicide layer on the surface of the gate structure, the drain region, and the source region; forming a patterned block on the metal silicide layer above the gate structure, and forming a first dielectric layer above the substrate except the gate strcutre, the patterned block being formed above the center of the gate structure and the metal silicide layer above the gate structure beside two sides of the patterned block being exposed; removing a portion of the metal silicide layer and a portion of the gate structure by using the patterned block as a mask; and forming a drain extension region and a source extension region in the substrate, beside two sides of the remaining gate structure.

Μια μέθοδος για mosfet παρέχεται. Η μέθοδος περιλαμβάνει: παρέχοντας ένα υπόστρωμα, το υπόστρωμα που έχει μια δομή πυλών διαμορφώνοντας μια περιοχή αγωγών και μια περιοχή πηγής στο υπόστρωμα, την περιοχή αγωγών και την περιοχή πηγής που είναι σε δύο πλευρές της δομής πυλών αντίστοιχα διαμόρφωση ενός στρώματος αυτοκτονίας μετάλλων στην επιφάνεια της δομής πυλών, της περιοχής αγωγών, και της περιοχής πηγής διαμόρφωση ενός διαμορφωμένου φραγμού στο στρώμα μεταλλικής ένωσης πυριτίου μετάλλων επάνω από τη δομή πυλών, και διαμόρφωση ενός πρώτου διηλεκτρικού στρώματος επάνω από το υπόστρωμα εκτός από την πύλη strcutre, ο διαμορφωμένος φραγμός που διαμορφώνονται επάνω από το κέντρο της δομής πυλών και το στρώμα μεταλλικής ένωσης πυριτίου μετάλλων επάνω από τη δομή πυλών εκτός από δύο πλευρές του έκθεσης του διαμορφωμένου φραγμού αφαιρώντας μια μερίδα του στρώματος μεταλλικής ένωσης πυριτίου μετάλλων και μια μερίδα της δομής πυλών με τη χρησιμοποίηση του διαμορφωμένου φραγμού ως μάσκα και διαμορφώνοντας μια περιοχή επέκτασης αγωγών και μια περιοχή επέκτασης πηγής στο υπόστρωμα, εκτός από δύο πλευρές της υπόλοιπης δομής πυλών.

 
Web www.patentalert.com

< Multiple chips bonded to packaging structure with low noise and multiple selectable functions

< Structure and methods for process integration in vertical DRAM cell fabrication

> Methods and compositions for regulating cell cycle progression

> IC socket with resistant mechanism

~ 00132