Method, system and computer program product to stress and test logical partition isolation features

   
   

A method, system, and computer program product for testing enforcement of logical partitioning in a data processing system are provided. In one embodiment, a call to an interface routine of a logical partitioning enforcement software unit is generated and sent to the logical partitioning enforcement software unit. Generating a call to an interface routine may include, for example, pseudo-randomly selecting one of a valid interface routine and an invalid interface routine and generating a call to the selected interface routine. A reply is received from the logical partitioning enforcement software unit and compared with an anticipated reply. Responsive to a discrepancy between the reply and the anticipated reply, a user is notified of a problem, thus allowing the user to take appropriate actions to correct the problem.

Um método, um sistema, e um produto do programa de computador para o enforcement testando de dividir lógico em um sistema de processo de dados são fornecidos. Em uma incorporação, uma chamada a uma rotina da relação de uma unidade dividindo lógica do software do enforcement é gerada e emitida à unidade dividindo lógica do software do enforcement. Gerar uma chamada a uma rotina da relação pode incluir, para o exemplo, selecionando o pseudo-randomly-aleatório de uma rotina válida da relação e de uma rotina inválida da relação e de gerar uma chamada à rotina selecionada da relação. Uma resposta é recebida da unidade dividindo lógica do software do enforcement e comparada com uma resposta antecipada. Responsivo a uma discrepância entre a resposta e a resposta antecipada, um usuário é notificado de um problema, assim permitindo que o usuário faça exame de ações apropriadas para corrigir o problema.

 
Web www.patentalert.com

< IC card, IC chip, data assuring method and power supply monitor method

< Universal method and apparatus for controlling a functional test system

> Interleaved delay line for phase locked and delay locked loops

> Technique for using shared resources on a multi-threaded processor

~ 00131