Method and apparatus for de-skewing clock edges for systems with distributed clocks

   
   

The present invention relates to a system and method for adaptively adjusting delays along selected signal paths in order to equalize the signal delays at various distributed points within an integrated circuit. Where a signal traverses an initial outgoing path and a return path, delay elements disposed in each of the paths may be adjusted in order to set the entirety of the delay of the signal having traveled the entire signal trajectory equal to the delay present in a deliberately introduced delay element of known value. Alternatively, the inventive mechanism may control a selected one of two (or other plurality of) delay elements so as to automatically and adaptively adjust the delay value of the selected delay element so as to equalize the signal delay incurred along two or more signal paths.

La présente invention concerne un système et la méthode pour s'ajuster de manière adaptative retarde le long des circuits choisis afin d'égaliser le signal retarde à de divers points distribués dans un circuit intégré. Là où un signal traverse un premier chemin sortant et un chemin de retour, retardez les éléments disposés dans chacun des chemins peut être ajusté afin de placer l'intégralité du retarder du signal ayant voyagé la trajectoire entière de signal égale au retarder actuel dans délibérément présenté retardent l'élément de la valeur connue. Alternativement, le mécanisme inventif peut commander choisi de deux (ou autres pluralités de) retardent des éléments automatiquement et ajustent de manière adaptative la valeur de retarder du choisi retardent l'élément afin d'égaliser le signal retardiez encouru le long de deux circuits ou plus.

 
Web www.patentalert.com

< Apparatus and method for managing printing mode switching in a printing apparatus

< Dynamically determining first-page out (FPO) time

> Circuit card retention device

> Field replaceable unit access device and method

~ 00131