A read and write assist and restore circuit for a memory device includes a
first device, which is responsive to a potential on a bit line such that
the potential on the bit line activates the first device. A second device
is driven by the first device such that when the first device is
activated, a change in the bit line potential is reinforced with positive
feedback by the second device during a wordline active period to enable
write-back of data lost as a result of threshold voltage fluctuations in
memory cell transistors coupled to the bit line.
Lue et écrivent l'aide et le circuit de restauration pour un bloc de mémoires inclut un premier dispositif, qui est sensible à un potentiel sur une ligne de peu tels que le potentiel sur la ligne de peu active le premier dispositif. Un deuxième dispositif est conduit par le premier dispositif tels que quand le premier dispositif est activé, un changement de la ligne potentiel de peu est renforcé avec la rétroaction positive par le deuxième dispositif pendant une période active de wordline pour permettre la ristourne des données perdue en raison des fluctuations de tension de seuil dans des transistors de cellules de mémoire couplés à la ligne de peu.
