Electrically-alterable non-volatile memory cell

   
   

A method, apparatus, and system in which an embedded memory comprises one or more electrically-alterable non-volatile memory cells that include a coupling capacitor, a read transistor, and a tunneling capacitor. The coupling capacitor has a first gate composed of both N+ doped material and P+ doped material, and a P+ doped region abutted to a N+ doped region. The P+ doped region abutted to the N+ doped region surrounds the first gate. The read transistor has a second gate. The tunneling capacitor has a third gate composed of both N+ doped material and P+ doped material.

Een methode, apparaten, en een systeem waarin een ingebed geheugen uit één of meerdere elektrisch-wijzigbare niet-vluchtig geheugencellen bestaat die een koppelingscondensator, een gelezen transistor, en een een tunnel gravende condensator omvatten. De koppelingscondensator heeft een eerste poort wordt die van zowel N + gesmeerd materiaal als P + gesmeerd materiaal, en P + gesmeerd gebied dat aan wordt gegrenst samengesteld aan N + gesmeerd gebied. P + omringt het gesmeerde gebied dat aan wordt gegrenst aan N + gesmeerd gebied de eerste poort. De gelezen transistor heeft een tweede poort. De een tunnel gravende condensator heeft een derde poort wordt samengesteld die van zowel N + gesmeerd materiaal als P + gesmeerd materiaal.

 
Web www.patentalert.com

< Method for designing a deployment mechanism

< Self-timed read and write assist and restore circuit

> Apparatus and method for determining the erasability of data in a memory

> Contour extraction method and apparatus

~ 00130