In the present invention is disclosed a flash memory for simultaneous read
and write operations. The memory is partitioned into a plurality of
sectors each of which have a sector decoder. The sector decoder connects a
plurality of main bit lines to a plurality of sub bit lines contained
within each memory sector A 2.sup.1 decoder is used to demonstrate the
invention although other decoders including a 2.sup.M decoder and a
hierarchical type decoder can be used. The memory array can be configured
from a variety of architectures, including NOR, OR, NAND, AND, Dual-String
and DINOR. The memory cells can be formed from a variety of array
structures including ETOX, FLOTOX, EPROM, EEPROM, Split-Gate, and PMOS.
Dans le présent l'invention est révélée une mémoire instantanée pour lue simultanée et écrit des opérations. La mémoire est divisée dans une pluralité de secteurs dont chacun a un décodeur de secteur. Le décodeur de secteur relie une pluralité de lignes principales de peu à une pluralité de lignes secondaires de peu contenues dans chaque décodeur du secteur A 2.sup.1 de mémoire est employé pour démontrer l'invention bien que d'autres décodeurs comprenant un décodeur et un type hiérarchique décodeur de 2.sup.M puissent être utilisés. La rangée de mémoire peut être configurée d'une variété d'architectures, incluant NI, OU, de non-et, ET, de Duel-Corde et de DINOR. Les cellules de mémoire peuvent être formées d'une variété de structures de rangée comprenant ETOX, FLOTOX, EPROM, EEPROM, Dédoubler-Porte, et PMOS.
