A semiconductor device that includes a semiconductor substrate including a
memory cell region and a dummy cell region, a plurality of substantially
parallel bit lines in the semiconductor substrate, a plurality of memory
cell gate dielectrics provided over the bit lines in the memory cell
region, the memory cell gate dielectrics comprising an oxide-nitrideoxide
(ONO) layer, a plurality of dummy cell gate dielectrics provided over the
plurality of bit lines in the dummy cell region, wherein the dummy cell
gate dielectrics is non-trapping for electric charges, and a plurality of
substantially parallel word lines over the memory cell gate dielectrics
and the dummy cell gate dielectrics.
Um dispositivo de semicondutor que incluísse uma carcaça do semicondutor including uma região da pilha de memória e uma região dummy da pilha, um plurality de linhas substancialmente paralelas do bocado na carcaça do semicondutor, um plurality de dielectrics da porta da pilha de memória forneceu sobre as linhas na região da pilha de memória, os dielectrics do bocado da porta da pilha de memória que compreendem uma camada do óxido-nitrideoxide (ONO), um plurality dos dielectrics dummy da porta da pilha fornecidos sobre o plurality de linhas do bocado na região dummy da pilha, wherein os dielectrics dummy da porta da pilha são non-caça com armadilhas para cargas elétricas, e um plurality de linhas substancialmente paralelas da palavra sobre os dielectrics da porta da pilha de memória e os dielectrics dummy da porta da pilha.
