Integrated circuit having arbitrated switching between busses

   
   

An integrated circuit (1) includes a processing device (2), a program interface (4, 5) coupled to the processing device (2), a data interface (6, 7) coupled to the processing device. The program interface (4, 5) includes a first address bus (4) and a first data bus (5) and the data interface (6, 7) includes a second address bus (6) and a second data bus (7). The integrated circuit also includes address and data bus switching devices (18) and a control device (16). The address bus switching device (18) is coupled to the first and second address buses (4, 6) and adapted to be coupled to an external address bus (11) and the data bus switching device (18) is adapted to be coupled to an external data bus (12) and is coupled to the first and second data buses (5, 7). The control device (16) is coupled to the processing device (2), the address bus switching device (18) and the data bus switching device (18). The control device (16) controls the address and data bus switching devices (18) to couple the first address bus (4) and the first data bus (5) to the external address and data buses (11, 12) or to couple the second address bus (6) and the second data bus (7) to the external address and data buses (11, 12), in response to control signals received from the processing device (2).

Un circuito integrato (1) include un dispositivo d'elaborazione (2), un'interfaccia di programma (4, 5) accoppiato al dispositivo d'elaborazione (2), i dati connettono (6, 7) accoppiato al dispositivo d'elaborazione. L'interfaccia di programma (4, 5) includono un primo bus di indirizzo (4) e un primo canale omnibus di dati (5) ed i dati connettono (6, 7) includono un secondo bus di indirizzo (6) e un secondo canale omnibus di dati (7). Il circuito integrato inoltre include i dispositivi di commutazione del canale omnibus di dati e di indirizzo (18) e un dispositivo di controllo (16). Il dispositivo di commutazione del bus di indirizzo (18) è accoppiato ai primi e secondi bus di indirizzo (4, 6) ed adattato per essere accoppiato ad un bus di indirizzo esterno (11) ed al dispositivo di commutazione del canale omnibus di dati (18) sono adattati per essere accoppiati ad un canale omnibus di dati esterno (12) e sono accoppiati ai primi e secondi canali omnibus di dati (5, 7). Il dispositivo di controllo (16) è accoppiato al dispositivo d'elaborazione (2), al dispositivo di commutazione del bus di indirizzo (18) ed al dispositivo di commutazione del canale omnibus di dati (18). Il dispositivo di controllo (16) controlla i dispositivi di commutazione del canale omnibus di dati e di indirizzo (18) per accoppiare il primo bus di indirizzo (4) ed il primo canale omnibus di dati (5) ai canali omnibus di dati esterni e di indirizzo (11, 12) o per accoppiare il secondo bus di indirizzo (6) ed il secondo canale omnibus di dati (7) ai canali omnibus di dati esterni e di indirizzo (11, 12), in risposta ai segnali di controllo ricevuti dal dispositivo d'elaborazione (2).

 
Web www.patentalert.com

< System for collecting, analyzing, and reporting high volume multi-web server usage

< Modular disc drive architecture

> Content-based, transparent sharing of memory units

> Computer system implementing a multi-threaded stride prediction read ahead algorithm

~ 00130