Arrangement for reducing a media independent interface speed in a network switch emulation system

   
   

A test system includes a switch emulator, a network test device, and an interface converter. The switch emulator is configured for transmitting first network data on a first media independent interface based on a first interface clock, and the network test device configured for transmitting second network data on a second media independent interface based on a second interface clock. The interface converter, having inverted media independent interfaces, is configured for transferring the first and second network data between the first and second media independent interfaces, and supplying the first and second interface clocks based on an external clock generated by the switch emulator. Hence, network data can be passed between the switch emulator and the network test device according to network protocols, even if the switch emulator is operating at relatively slow speeds.

Система испытания вклюает эмулятор переключателя, испытательное приспособление сети, и конвертер поверхности стыка. Эмулятор переключателя установлен для передавая первых данных по сети на поверхности стыка первых средств независимо основанной на первых часах поверхности стыка, и испытательное приспособление сети установлено для передавать вторые данные по сети на поверхности стыка вторых средств независимо основанной на вторых часах поверхности стыка. Конвертер поверхности стыка, переворачивая поверхности стыка средств независимо, установлен для переносить первые и вторые данные по сети между поверхностями стыка первыми и вторыми средствами независимо, и поставлять первые и вторые часы поверхности стыка основанные на внешних часах произведенных эмулятором переключателя. Следовательно, данные по сети можно передать между эмулятором переключателя и испытательным приспособлением сети согласно протоколам сети, even if эмулятор переключателя работает на относительно небольших скоростях.

 
Web www.patentalert.com

< Method and apparatus for placement of components onto programmable logic devices

< Inexpensive method for diagnosing manufacturing defects in an embedded system

> Statistical counters in high speed network integrated circuits

> Memory device redundant repair analysis method, recording medium and apparatus

~ 00129