Internal self-test circuit for a memory array

   
   

An integrated memory self-tester that tests an entire memory array reduces the need for sophisticated external test equipment and reduces the duration of the test. A read test of the memory array can check the memory cells. Optional programmable registers may store the results of the tests. The results may be transmitted from the memory device. The integrated memory self-tester may be initiated via a test signal, be self initiated periodically, or be initiated by other means.

Интегрированный собственн-tester памяти испытывает весь блок памяти уменьшает потребность для изощренного внешнего испытательного оборудования и уменьшает продолжительность испытания. Прочитанное испытание блока памяти может проверить ячейкы памяти. Опционные programmable регистры могут хранить результаты испытаний. Результаты могут быть переданы от приспособления памяти. Интегрированный собственн-tester памяти может быть начат через испытательный сигнал, будет собственной личностью начинаемой периодически, или был начат другими значениями.

 
Web www.patentalert.com

< Control logic for memory modification tracking with hierarchical dirty indicators

< Implementation of an assertion check in ATPG models

> Symbolic debug interface for register transfer simulator debugger

> Methods and systems for encoding and protecting data using digital signature and watermarking techniques

~ 00128