METHOD OF FORMING CORE AND PERIPHERY GATES INCLUDING TWO CRITICAL MASKING STEPS TO FORM A HARD MASK IN A CORE REGION THAT INCLUDES A CRITICAL DIMENSION LESS THAN ACHIEVABLE AT A RESOLUTION LIMIT OF LITHOGRAPHY

   
   

A method for forming a semiconductor device that includes a line and space pattern with variable pitch and critical dimensions in a layer on a substrate. The substrate includes a first region (e.g., a core region) and a second region (e.g., a periphery region). A first sub-line and space pattern in the first region comprises a space of a dimension (A) less than achievable by lithographic processes alone. Further, a second sub-line and space pattern in the second region comprises at least one line including a second critical dimension (B) achievable by lithography. The method uses two critical masking steps to form a hard mask that includes in the core region a critical dimension (A) less than achievable at a resolution limit of lithography. Further, the method uses a single etch step to transfer the pattern of the hard mask to the layer.

Um método para dar forma a um dispositivo de semicondutor que inclua uma linha e um teste padrão do espaço com passo variável e umas dimensões críticas em uma camada em uma carcaça. A carcaça inclui uma primeira região (por exemplo, uma região do núcleo) e uma segunda região (por exemplo, uma região da periferia). Uma primeiros secundário-linha e teste padrão do espaço na primeira região compreendem um espaço de uma dimensão (A) mais menos do que achievable por processos lithographic sozinho. Mais mais, uma segundos secundário-linha e teste padrão do espaço na segunda região compreendem ao menos uma linha including uma segunda dimensão crítica (B) achievable pelo lithography. O método usa duas etapas mascarando críticas dar forma a uma máscara dura que inclua na região do núcleo uma dimensão crítica (A) menos do que achievable em um limite da definição do lithography. Mais mais, o método usa uma única etapa gravura em àgua forte transferir o teste padrão da máscara dura à camada.

 
Web www.patentalert.com

< Thin-film capacitor device

< Method for fabricating an isolated microelectromechanical system (MEMS) device incorporating a wafer level cap

> Active matrix display device

> Nonvolatile memory with undercut trapping structure

~ 00127